EPM9560RC208-13 vs EPM9560RC208-15 השוואה

השוואה מפורטת זה לצד זה של EPM9560RC208-13 מאת Altera ו EPM9560RC208-15 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EPM9560RC208-13 EPM9560RC208-15
מותג Altera Altera
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete Obsolete
Device Family MAX 9000 EPLD —
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 20 —
User I/O Pins 208 —
מארז 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Package Code RC208 —
Speed Grade -13 (13 ns pin-to-pin) -15 (15 ns pin-to-pin)
Propagation Delay (tPD) 13 ns —
תדר שעון מקסימלי 125 MHz —
מתח אספקה 5.0 V 5.0 V
Configuration Technology EEPROM (non-volatile) EEPROM (non-volatile)
Programming Interface IEEE 1149.1 JTAG —
טווח טמפרטורת פעולה 0C to +70C (commercial) —
סוג הרכבה Surface Mount Surface Mount
סטטוס RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead-Free Status [DATA_NEEDED: lead-free status] —
רמת MSL [DATA_NEEDED: MSL level] —
Family — MAX 9000
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
טמפרטורת פעולה — [DATA_NEEDED: operating temperature range]
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר