EPM9560RC208-13 vs EPM9560RC208-15 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9560RC208-13 بذریعہ Altera اور EPM9560RC208-15 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9560RC208-13 EPM9560RC208-15
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Device Family MAX 9000 EPLD —
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 20 —
User I/O Pins 208 —
پیکیج 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Package Code RC208 —
Speed Grade -13 (13 ns pin-to-pin) -15 (15 ns pin-to-pin)
Propagation Delay (tPD) 13 ns —
زیادہ سے زیادہ کلاک فریکوئنسی 125 MHz —
سپلائی وولٹیج 5.0 V 5.0 V
Configuration Technology EEPROM (non-volatile) EEPROM (non-volatile)
Programming Interface IEEE 1149.1 JTAG —
آپریٹنگ درجہ حرارت رینج 0C to +70C (commercial) —
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
RoHS اسٹیٹس [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead-Free Status [DATA_NEEDED: lead-free status] —
MSL لیول [DATA_NEEDED: MSL level] —
Family — MAX 9000
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
آپریٹنگ درجہ حرارت — [DATA_NEEDED: operating temperature range]
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں