EP910DI-35 vs EP910DM-40 Comparaison

Comparaison détaillée côte à côte de EP910DI-35 par Altera et EP910DM-40 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910DI-35 EP910DM-40
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $35,20 $21,00
Product Type EPLD (Erasable Programmable Logic Device) UV Erasable Programmable Logic Device (EPLD)
Family Altera Classic EPLD Altera Classic EP910
Macrocells 24 24
Usable Gates 450 —
Propagation Delay (tPD) 35 ns 40 ns
Maximum Toggle Frequency (fCNT) 28.6 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Supply Current (ICC) 40 mA typical —
Dedicated Inputs 10 36
Bidirectional I/O Pins 20 —
Total Pins 40 —
Boîtier CDIP-40 (Ceramic DIP with UV window) 40-pin Ceramic DIP (Cerdip) with UV window
Type de montage Through-Hole Through-Hole (DIP)
Température de fonctionnement -40C to +85C (industrial) [DATA_NEEDED: operating temperature range]
Technology CMOS, UV-erasable EPROM —
Programming Method EPROM programmer + JEDEC fuse map —
Erasure Method UV light through quartz window —
Statut RoHS [DATA_NEEDED: RoHS status - ceramic CDIP legacy parts are typically non-compliant unless specified] [DATA_NEEDED: RoHS compliance status]
Logic Family PAL-type AND/OR array with D flip-flops —
Manufacturer Original Altera; long-term authorized by Rochester Electronics, LLC —
Architecture — PAL-type AND/OR with global programmable interconnect bus
Dedicated Outputs — 24
Bidirectional I/O Lines — 24
Product Terms — 240
External Clocks — 2
Process Technology — CMOS
Tension d'alimentation — 5 V
Programming Interface — JEDEC-standard fuse-map / UV erasure

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis