EP910DI-35 vs EP910DM-40 So sánh

So sánh chi tiết song song của EP910DI-35 bằng Altera và EP910DM-40 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910DI-35 EP910DM-40
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Hoạt động Obsolete
Product Type EPLD (Erasable Programmable Logic Device) UV Erasable Programmable Logic Device (EPLD)
Family Altera Classic EPLD Altera Classic EP910
Macrocells 24 24
Usable Gates 450 —
Propagation Delay (tPD) 35 ns 40 ns
Maximum Toggle Frequency (fCNT) 28.6 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Supply Current (ICC) 40 mA typical —
Dedicated Inputs 10 36
Bidirectional I/O Pins 20 —
Total Pins 40 —
Hộp CDIP-40 (Ceramic DIP with UV window) 40-pin Ceramic DIP (Cerdip) with UV window
Kiểu lắp đặt Through-Hole Through-Hole (DIP)
Nhiệt độ hoạt động -40C to +85C (industrial) [DATA_NEEDED: operating temperature range]
Technology CMOS, UV-erasable EPROM —
Programming Method EPROM programmer + JEDEC fuse map —
Erasure Method UV light through quartz window —
Trạng thái RoHS [DATA_NEEDED: RoHS status - ceramic CDIP legacy parts are typically non-compliant unless specified] [DATA_NEEDED: RoHS compliance status]
Logic Family PAL-type AND/OR array with D flip-flops —
Manufacturer Original Altera; long-term authorized by Rochester Electronics, LLC —
Architecture — PAL-type AND/OR with global programmable interconnect bus
Dedicated Outputs — 24
Bidirectional I/O Lines — 24
Product Terms — 240
External Clocks — 2
Process Technology — CMOS
Điện áp cung cấp — 5 V
Programming Interface — JEDEC-standard fuse-map / UV erasure

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá