EP910DI-35 vs EP910DM-40 Comparação

Comparação detalhada lado a lado de EP910DI-35 por Altera e EP910DM-40 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP910DI-35 EP910DM-40
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Ativo Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $35,20 $21,00
Product Type EPLD (Erasable Programmable Logic Device) UV Erasable Programmable Logic Device (EPLD)
Family Altera Classic EPLD Altera Classic EP910
Macrocells 24 24
Usable Gates 450 —
Propagation Delay (tPD) 35 ns 40 ns
Maximum Toggle Frequency (fCNT) 28.6 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Supply Current (ICC) 40 mA typical —
Dedicated Inputs 10 36
Bidirectional I/O Pins 20 —
Total Pins 40 —
Encapsulamento CDIP-40 (Ceramic DIP with UV window) 40-pin Ceramic DIP (Cerdip) with UV window
Tipo de montagem Through-Hole Through-Hole (DIP)
Temperatura de operação -40C to +85C (industrial) [DATA_NEEDED: operating temperature range]
Technology CMOS, UV-erasable EPROM —
Programming Method EPROM programmer + JEDEC fuse map —
Erasure Method UV light through quartz window —
Status RoHS [DATA_NEEDED: RoHS status - ceramic CDIP legacy parts are typically non-compliant unless specified] [DATA_NEEDED: RoHS compliance status]
Logic Family PAL-type AND/OR array with D flip-flops —
Manufacturer Original Altera; long-term authorized by Rochester Electronics, LLC —
Architecture — PAL-type AND/OR with global programmable interconnect bus
Dedicated Outputs — 24
Bidirectional I/O Lines — 24
Product Terms — 240
External Clocks — 2
Process Technology — CMOS
Tensão de alimentação — 5 V
Programming Interface — JEDEC-standard fuse-map / UV erasure

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação