H58G66CK8BX147 vs H58G66CK8BX147N Comparaison
Comparaison détaillée côte à côte de H58G66CK8BX147 par SK hynix et H58G66CK8BX147N par SK hynix. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | H58G66CK8BX147 | H58G66CK8BX147N |
|---|---|---|
| Marque | SK hynix | SK hynix |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $0,00 | $34,60 |
| Type de mémoire | LPDDR5X SDRAM | LPDDR5X SDRAM |
| Density | 8GB (1Gx8, 2CH, 2CS) | 64 Gbit (8 GB) |
| Organisation de la mémoire | x8 | x8 (single channel) |
| Speed Grade | LPDDR5X-8533 (8533 Mbps/pin) | — |
| Supply Voltage (VDD1) | 1.8 V | — |
| Core Voltage (VDD2) | 1.05 V | — |
| I/O Voltage (VDDQ) | 0.5 V | — |
| Operating Voltage Range | 0.5 V to 1.8 V | — |
| Boîtier | 315-ball FBGA (Lead & Halogen Free) | 315-ball FBGA |
| Canaux | 1 channel, 2 chip selects | — |
| Bus Width Modes | x16 / x8 per JEDEC compliant SDRAM definition | — |
| Température de fonctionnement | -25C and above (per FBGA specification) | [DATA_NEEDED: Operating Temperature Range] |
| Standard | JEDEC compliant LPDDR5/5X SDRAM | — |
| Statut RoHS | Compliant (lead-free package) | [DATA_NEEDED: RoHS Status] |
| Sans halogène | Yes | — |
| Type de montage | Surface Mount | Surface Mount |
| Maximum Data Rate | — | 8533 Mbps |
| Supply Voltage Domain | — | 0.5 V to 1.8 V |
| Core Voltage Class | — | 1.05 V (LPDDR5/LPDDR5X class) |
| Standard Compliance | — | JEDEC-compliant single-channel SDRAM (per SK hynix 315-ball FBGA specification) |
| Interface | — | LPDDR5/LPDDR5X protocol |
| Channel Configuration | — | Single channel (x8 or x16 capable family) |
| Power Management | — | Dynamic voltage and frequency scaling (DVFSC/DVFSQ) |
| Application Domain | — | Smartphone, AI edge, server-class mobile computing |
| Refresh Scheme | — | LPDDR5 per-bank / all-bank refresh |