EP1810GM883B vs EP1810JC-25 השוואה

השוואה מפורטת זה לצד זה של EP1810GM883B מאת Altera ו EP1810JC-25 מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EP1810GM883B EP1810JC-25
מותג Altera Intel
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים NRND NRND
Device Family EP1810 (Classic EPLD) —
Macrocells 48 48
User Flip-Flops Up to 64 —
Total Inputs 60 —
Dedicated Inputs 12 12
I/O Pins 48 (bidirectional, tri-state) —
Propagation Delay (tPD) 50 ns max 25 ns
Supply Voltage (VCC) 4.5 V to 5.5 V 4.75 V to 5.25 V
Technology CMOS, UV-erasable CMOS, UV-erasable (windowed ceramic DIP)
טמפרטורת פעולה -55 °C to +125 °C (Military, MIL-STD-883B) -40 °C to 85 °C (industrial, per distributor listings)
Package Type Ceramic Pin Grid Array (PGA), 84 pins —
Package Designator GM (ceramic PGA) —
Processing Level MIL-STD-883B (Class B) —
Programming Method UV-erasable / Altera programming hardware —
סוג הרכבה Through-hole (PGA socket or PCB through-hole) Through-hole
Lead-Free / RoHS [DATA_NEEDED: lead-free status] —
Logic Family TTL-compatible I/O —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — Altera/Intel Classic EPLD (EP1810 series)
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
External Clock Inputs — 4
מארז — 28-pin ceramic DIP (J) with quartz window
Erasure Method — UV light (windowed package)
סטטוס RoHS — [DATA_NEEDED: RoHS compliance status]
סטטוס מחזור חיים — NRND (Not Recommended for New Designs)

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר