EP610IDC-10 vs EP610DC-10 השוואה
השוואה מפורטת זה לצד זה של EP610IDC-10 מאת Intel ו EP610DC-10 מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
השוואת מפרטים
| פרמטר | EP610IDC-10 | EP610DC-10 |
|---|---|---|
| מותג | Intel | Intel |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | Obsolete | Obsolete |
| Device Family | Altera Classic EPLD | Altera Classic EPLD |
| Logic Capacity | 300 usable gates | — |
| Macrocell Count | 16 macrocells | — |
| Pin-to-Pin Logic Delay (tpd) | 10 ns | — |
| Maximum Counter Frequency (fCNT) | 100 MHz | — |
| Supply Voltage (VCC) | 5 V (nominal) | — |
| I/O Logic Compatibility | 100% TTL emulation | — |
| Technology | CMOS, UV-erasable (windowed ceramic) | CMOS, EPROM-based (UV-erasable) |
| Package Type | 24-pin Ceramic DIP (CDIP) | — |
| Dedicated Inputs | 4 | — |
| I/O Pins | 20 | [DATA_NEEDED: exact I/O count for CDIP-24 variant] |
| טווח טמפרטורת פעולה | 0 °C to +70 °C (commercial) | — |
| Programmable Interconnect | Yes (on-chip) | — |
| In-System Programmability | Yes (via MAX+PLUS II) | — |
| Boundary-Scan Test | Yes (per device documentation) | — |
| סטטוס RoHS | [DATA_NEEDED: RoHS status of CDIP-10 variant] | [DATA_NEEDED: not stated in verified web data] |
| סוג הרכבה | Through-hole | Through-Hole |
| Macrocells | — | 16 |
| Maximum Pipelined Data Rate | — | 100 MHz |
| Pin-to-Pin Propagation Delay (tpd) | — | 10 ns |
| Speed Grade | — | -10 |
| מארז | — | 24-pin CDIP (Ceramic DIP, windowed) |
| מתח אספקה | — | 5 V (single supply) |
| טמפרטורת פעולה | — | 0C to +70C (commercial) |
| Logic Elements | — | 16 macrocells (programmable AND/OR array) |
| Configuration Memory | — | UV-erasable EPROM |
| Reprogrammable | — | Yes (UV erase window on package) |