EPM5064JC vs EPM5032JC25 השוואה

השוואה מפורטת זה לצד זה של EPM5064JC מאת Altera ו EPM5032JC25 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EPM5064JC EPM5032JC25
מותג Altera Altera
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete Obsolete
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable PLD) —
Macrocells 64 —
Usable Gates 1,250 (approx.) —
Logic Array Inputs 36 —
Logic Array Outputs 64 —
מארז 68-pin PLCC (JEDEC) 28-pin PLCC (JC)
סוג הרכבה Surface Mount (socketed) Surface Mount
Supply Voltage (VCC) 5 V (typical, 4.75 V - 5.25 V range) —
I/O Logic Level TTL / CMOS compatible —
Configuration Memory EPROM (UV-erasable window or OTP) —
טמפרטורת פעולה [DATA_NEEDED: operating temperature grade] —
Pin-to-Pin Delay (tPD) [DATA_NEEDED: specific tPD grade value] —
Maximum Frequency (fMAX) [DATA_NEEDED: fCNT grade value] —
סטטוס RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED: lead-free status] —
רמת MSL [DATA_NEEDED: MSL rating] —
Programming Tool Altera MAX+PLUS II / Quartus II (legacy device support) —
Device — EPM5032
Logic Elements — 32 macrocells
Propagation Delay (tPD) — 25 ns
Maximum Internal Frequency — 62.5 MHz
Product Terms — 320
Flip-Flops — 32
Dedicated Inputs — 7
Bidirectional I/O Pins — 16
Total Inputs to Array — 24
מספר יציאות — 16
Architecture — PAL-type macrocells with global Programmable Interconnect Array (PIA)
Technology — CMOS EPROM, UV-erasable (windowed) / OTP
מתח אספקה — 5 V (TTL-level I/O)

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר