EP1810GM883 vs EP1810JC-25 तुलना

विस्तृत दोनों ओर की तुलना EP1810GM883 द्वारा Altera और EP1810JC-25 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP1810GM883 EP1810JC-25
ब्रांड Altera Intel
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete NRND
Family Classic EPLD (EP1810 series) Altera/Intel Classic EPLD (EP1810 series)
Device Type UV-Erasable Programmable Logic Device (EPLD) —
Macrocells 48 48
Dedicated Inputs 12 12
User I/O Pins 48 —
Total Terminals 68 —
Global Clocks 4 —
Supply Voltage (Vcc) 4.5 V to 5.5 V (nominal 5 V) —
Propagation Delay (tpd) 45 ns (max) —
Maximum Toggle Frequency (fmax) [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade] —
Process Technology CMOS, UV-erasable —
पैकेज 68-Pin Ceramic Pin Grid Array (PGA) 28-pin ceramic DIP (J) with quartz window
ऑपरेटिंग तापमान -55C to +125C (MIL-STD-883 Class B) -40 °C to 85 °C (industrial, per distributor listings)
Screening MIL-STD-883 Class B (suffix '883' denotes MIL processing) —
माउंटिंग प्रकार Through-Hole (PGA socket) Through-hole
RoHS स्थिति [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: military 883B screened parts commonly use SnPb finish] —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Propagation Delay (tPD) — 25 ns
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
External Clock Inputs — 4
Supply Voltage (VCC) — 4.75 V to 5.25 V
Technology — CMOS, UV-erasable (windowed ceramic DIP)
Erasure Method — UV light (windowed package)
लाइफसाइकिल स्थिति — NRND (Not Recommended for New Designs)

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध