EP1810GM883 vs EP1810JC-25 So sánh

So sánh chi tiết song song của EP1810GM883 bằng Altera và EP1810JC-25 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1810GM883 EP1810JC-25
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family Classic EPLD (EP1810 series) Altera/Intel Classic EPLD (EP1810 series)
Device Type UV-Erasable Programmable Logic Device (EPLD) —
Macrocells 48 48
Dedicated Inputs 12 12
User I/O Pins 48 —
Total Terminals 68 —
Global Clocks 4 —
Supply Voltage (Vcc) 4.5 V to 5.5 V (nominal 5 V) —
Propagation Delay (tpd) 45 ns (max) —
Maximum Toggle Frequency (fmax) [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade] —
Process Technology CMOS, UV-erasable —
Hộp 68-Pin Ceramic Pin Grid Array (PGA) 28-pin ceramic DIP (J) with quartz window
Nhiệt độ hoạt động -55C to +125C (MIL-STD-883 Class B) -40 °C to 85 °C (industrial, per distributor listings)
Screening MIL-STD-883 Class B (suffix '883' denotes MIL processing) —
Kiểu lắp đặt Through-Hole (PGA socket) Through-hole
Trạng thái RoHS [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: military 883B screened parts commonly use SnPb finish] —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Propagation Delay (tPD) — 25 ns
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
External Clock Inputs — 4
Supply Voltage (VCC) — 4.75 V to 5.25 V
Technology — CMOS, UV-erasable (windowed ceramic DIP)
Erasure Method — UV light (windowed package)
Trạng thái vòng đời — NRND (Not Recommended for New Designs)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá