EP1810GM883 vs EP1810JC-25 مقایسه

مقایسه دقیق کنار به کنار EP1810GM883 توسط Altera و EP1810JC-25 توسط Intel. مشخصات کلیدی، پارامترهای الکتریکی، بسته‌بندی، وضعیت چرخه عمر، قیمت‌گذاری و موجودی را مقایسه کنید تا بهترین قطعه را برای نیازهای طراحی خود تعیین کنید.

مقایسه مشخصات

پارامتر EP1810GM883 EP1810JC-25
برند Altera Intel
دسته‌بندی FPGA & CPLD FPGA & CPLD
وضعیت چرخه عمر Obsolete NRND
Family Classic EPLD (EP1810 series) Altera/Intel Classic EPLD (EP1810 series)
Device Type UV-Erasable Programmable Logic Device (EPLD) —
Macrocells 48 48
Dedicated Inputs 12 12
User I/O Pins 48 —
Total Terminals 68 —
Global Clocks 4 —
Supply Voltage (Vcc) 4.5 V to 5.5 V (nominal 5 V) —
Propagation Delay (tpd) 45 ns (max) —
Maximum Toggle Frequency (fmax) [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade] —
Process Technology CMOS, UV-erasable —
بسته‌بندی 68-Pin Ceramic Pin Grid Array (PGA) 28-pin ceramic DIP (J) with quartz window
دمای کاری -55C to +125C (MIL-STD-883 Class B) -40 °C to 85 °C (industrial, per distributor listings)
Screening MIL-STD-883 Class B (suffix '883' denotes MIL processing) —
نوع نصب Through-Hole (PGA socket) Through-hole
وضعیت RoHS [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: military 883B screened parts commonly use SnPb finish] —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Propagation Delay (tPD) — 25 ns
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
External Clock Inputs — 4
Supply Voltage (VCC) — 4.75 V to 5.25 V
Technology — CMOS, UV-erasable (windowed ceramic DIP)
Erasure Method — UV light (windowed package)
وضعیت چرخه عمر — NRND (Not Recommended for New Designs)

دیتاشیت‌ها و منابع

مرور همه محصولات ایجاد BOM درخواست استعلام قیمت