EP910DM883B vs EP910DC-35 तुलना

विस्तृत दोनों ओर की तुलना EP910DM883B द्वारा Altera और EP910DC-35 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP910DM883B EP910DC-35
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete Obsolete
Manufacturer Altera (now part of Intel) —
Family Classic EPLD - EP910 Series Classic EPLD EP910
Device Type Erasable Programmable Logic Device (EPLD) UV-Erasable CMOS PLD (PAL-type)
Architecture PAL-type AND-OR-NOT, CMOS PAL-type sum-of-products AND-OR array
Macrocells 24 24
Inputs 36 —
Outputs 24 —
Product Terms 240 240
Propagation Delay (tPD) 40 ns (typical) —
अधिकतम क्लॉक फ़्रीक्वेंसी 25 MHz 37 MHz (typical, internal)
Supply Voltage (VCC) 5 V —
Programming Voltage (VPP) 12.5 V (UV-erase window) —
ऑपरेटिंग तापमान -55 °C to +125 °C (military) 0 °C to +70 °C (commercial)
पैकेज CDIP-40 (Ceramic DIP, 40-pin) 40-pin CDIP (Ceramic DIP) with quartz window
माउंटिंग प्रकार Through-Hole (DIP) —
MIL Processing MIL-STD-883B Class B —
Configuration Memory UV-erasable EPROM —
Logic Elements Combinational + Registered —
RoHS स्थिति [DATA_NEEDED: RoHS status] Non-compliant (ceramic DIP with Pb-bearing lead finish)
Lead-Free [DATA_NEEDED: lead-free status] —
Usable Gates — 900 gates
Dedicated Inputs — 12
I/O Pins — 24
Total Inputs — 36
Propagation Delay (tpd) — 35 ns
Supply Voltage (Vcc) — 4.75 V to 5.25 V (5 V nominal)
Lead Pitch — 2.540 mm
Termination Style — Through-Hole
Programming Method — JEDEC fuse map via device programmer; UV erase
Technology — CMOS, UV-erasable EPROM cell
Lifecycle — Obsolete / last-time-buy from authorized distributors

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध