EP910DM883B vs EP910DC-35 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP910DM883B بذریعہ Altera اور EP910DC-35 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP910DM883B EP910DC-35
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Manufacturer Altera (now part of Intel) —
Family Classic EPLD - EP910 Series Classic EPLD EP910
Device Type Erasable Programmable Logic Device (EPLD) UV-Erasable CMOS PLD (PAL-type)
Architecture PAL-type AND-OR-NOT, CMOS PAL-type sum-of-products AND-OR array
Macrocells 24 24
Inputs 36 —
Outputs 24 —
Product Terms 240 240
Propagation Delay (tPD) 40 ns (typical) —
زیادہ سے زیادہ کلاک فریکوئنسی 25 MHz 37 MHz (typical, internal)
Supply Voltage (VCC) 5 V —
Programming Voltage (VPP) 12.5 V (UV-erase window) —
آپریٹنگ درجہ حرارت -55 °C to +125 °C (military) 0 °C to +70 °C (commercial)
پیکیج CDIP-40 (Ceramic DIP, 40-pin) 40-pin CDIP (Ceramic DIP) with quartz window
ماؤنٹنگ ٹائپ Through-Hole (DIP) —
MIL Processing MIL-STD-883B Class B —
Configuration Memory UV-erasable EPROM —
Logic Elements Combinational + Registered —
RoHS اسٹیٹس [DATA_NEEDED: RoHS status] Non-compliant (ceramic DIP with Pb-bearing lead finish)
Lead-Free [DATA_NEEDED: lead-free status] —
Usable Gates — 900 gates
Dedicated Inputs — 12
I/O Pins — 24
Total Inputs — 36
Propagation Delay (tpd) — 35 ns
Supply Voltage (Vcc) — 4.75 V to 5.25 V (5 V nominal)
Lead Pitch — 2.540 mm
Termination Style — Through-Hole
Programming Method — JEDEC fuse map via device programmer; UV erase
Technology — CMOS, UV-erasable EPROM cell
Lifecycle — Obsolete / last-time-buy from authorized distributors

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں