EPM5192JC-2 vs EPM5192JC68 तुलना
विस्तृत दोनों ओर की तुलना EPM5192JC-2 द्वारा Altera और EPM5192JC68 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM5192JC-2 | EPM5192JC68 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | NRND |
| Device Family | MAX 5000 | MAX 5000 |
| Product Type | UV-erasable Programmable Logic Device (PLD) | EPLD (Erasable Programmable Logic Device) |
| Macrocells | 192 | — |
| Logic Array Blocks (LABs) | 12 | — |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| User I/O Pins | 64 | 76 |
| Dedicated Inputs | 7 | 12 |
| External Clock Inputs | 1 | — |
| Propagation Delay (tPD) | 45 ns | — |
| अधिकतम क्लॉक फ़्रीक्वेंसी | 40 MHz | — |
| Process Technology | CMOS | — |
| पैकेज | 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) | — |
| माउंटिंग प्रकार | Surface Mount | Surface Mount (PLCC socket compatible) |
| Number of Terminals | 84 | — |
| Programming Method | UV-erase / EPROM | — |
| ऑपरेटिंग तापमान रेंज | [DATA_NEEDED: operating temperature range] | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance] |
| Logic Elements / Macrocells | — | 192 macrocells |
| पिन की संख्या | — | 68 |
| Package Type | — | PLCC-68 (J-Lead) |
| ऑपरेटिंग तापमान | — | 0C to 70C (commercial, JC suffix) |
| सप्लाई वोल्टेज | — | [DATA_NEEDED: VCC] |
| Pin-to-Pin Delay (tPD) | — | [DATA_NEEDED: tPD] |
| Maximum Frequency (fMAX) | — | [DATA_NEEDED: fMAX] |
| Configuration Memory | — | UV-Erasable EPROM |
| Programmable Interconnect | — | Programmable Logic Array + Macrocells |
| Clock Pins | — | 4 dedicated |
| Programming Tool | — | MAX+PLUS II (legacy) |