EPM5192JC-2 vs EPM5192JC68 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM5192JC-2 بذریعہ Altera اور EPM5192JC68 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM5192JC-2 | EPM5192JC68 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Device Family | MAX 5000 | MAX 5000 |
| Product Type | UV-erasable Programmable Logic Device (PLD) | EPLD (Erasable Programmable Logic Device) |
| Macrocells | 192 | — |
| Logic Array Blocks (LABs) | 12 | — |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| User I/O Pins | 64 | 76 |
| Dedicated Inputs | 7 | 12 |
| External Clock Inputs | 1 | — |
| Propagation Delay (tPD) | 45 ns | — |
| زیادہ سے زیادہ کلاک فریکوئنسی | 40 MHz | — |
| Process Technology | CMOS | — |
| پیکیج | 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) | — |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount (PLCC socket compatible) |
| Number of Terminals | 84 | — |
| Programming Method | UV-erase / EPROM | — |
| آپریٹنگ درجہ حرارت رینج | [DATA_NEEDED: operating temperature range] | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance] |
| Logic Elements / Macrocells | — | 192 macrocells |
| پنز کی تعداد | — | 68 |
| Package Type | — | PLCC-68 (J-Lead) |
| آپریٹنگ درجہ حرارت | — | 0C to 70C (commercial, JC suffix) |
| سپلائی وولٹیج | — | [DATA_NEEDED: VCC] |
| Pin-to-Pin Delay (tPD) | — | [DATA_NEEDED: tPD] |
| Maximum Frequency (fMAX) | — | [DATA_NEEDED: fMAX] |
| Configuration Memory | — | UV-Erasable EPROM |
| Programmable Interconnect | — | Programmable Logic Array + Macrocells |
| Clock Pins | — | 4 dedicated |
| Programming Tool | — | MAX+PLUS II (legacy) |