EPM5192JC68 vs EPM5192JC-ES तुलना
विस्तृत दोनों ओर की तुलना EPM5192JC68 द्वारा Altera और EPM5192JC-ES द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM5192JC68 | EPM5192JC-ES |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | Obsolete |
| Device Family | MAX 5000 | MAX 5000 |
| Product Type | EPLD (Erasable Programmable Logic Device) | — |
| Logic Elements / Macrocells | 192 macrocells | — |
| User I/O Pins | 76 | [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] |
| पिन की संख्या | 68 | — |
| Package Type | PLCC-68 (J-Lead) | — |
| ऑपरेटिंग तापमान | 0C to 70C (commercial, JC suffix) | [DATA_NEEDED: operating temperature range for ES grade] |
| सप्लाई वोल्टेज | [DATA_NEEDED: VCC] | [DATA_NEEDED: VCC nominal] |
| Pin-to-Pin Delay (tPD) | [DATA_NEEDED: tPD] | — |
| Maximum Frequency (fMAX) | [DATA_NEEDED: fMAX] | — |
| Configuration Memory | UV-Erasable EPROM | EPROM (UV-erasable, one-time programmable for JC-ES) |
| Programmable Interconnect | Programmable Logic Array + Macrocells | — |
| Dedicated Inputs | 12 | — |
| Clock Pins | 4 dedicated | — |
| माउंटिंग प्रकार | Surface Mount (PLCC socket compatible) | Surface Mount |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance] |
| Programming Tool | MAX+PLUS II (legacy) | — |
| Device Type | — | CPLD (EPLD) |
| Macrocells | — | 192 |
| Logic Array Blocks (LABs) | — | 12 |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| पैकेज | — | 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) |
| Technology | — | CMOS |
| Programming | — | Altera MAX+PLUS II or compatible programmer |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| MSL स्तर | — | [DATA_NEEDED: MSL rating] |
| Note | — | Datasheet source: Altera MAX 5000 family document, 52 pages |