EPM5192JC68 vs EPM5192JC-ES So sánh
So sánh chi tiết song song của EPM5192JC68 bằng Altera và EPM5192JC-ES bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192JC68 | EPM5192JC-ES |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Device Family | MAX 5000 | MAX 5000 |
| Product Type | EPLD (Erasable Programmable Logic Device) | — |
| Logic Elements / Macrocells | 192 macrocells | — |
| User I/O Pins | 76 | [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] |
| Số lượng chân | 68 | — |
| Package Type | PLCC-68 (J-Lead) | — |
| Nhiệt độ hoạt động | 0C to 70C (commercial, JC suffix) | [DATA_NEEDED: operating temperature range for ES grade] |
| Điện áp cung cấp | [DATA_NEEDED: VCC] | [DATA_NEEDED: VCC nominal] |
| Pin-to-Pin Delay (tPD) | [DATA_NEEDED: tPD] | — |
| Maximum Frequency (fMAX) | [DATA_NEEDED: fMAX] | — |
| Configuration Memory | UV-Erasable EPROM | EPROM (UV-erasable, one-time programmable for JC-ES) |
| Programmable Interconnect | Programmable Logic Array + Macrocells | — |
| Dedicated Inputs | 12 | — |
| Clock Pins | 4 dedicated | — |
| Kiểu lắp đặt | Surface Mount (PLCC socket compatible) | Surface Mount |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance] |
| Programming Tool | MAX+PLUS II (legacy) | — |
| Device Type | — | CPLD (EPLD) |
| Macrocells | — | 192 |
| Logic Array Blocks (LABs) | — | 12 |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| Hộp | — | 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) |
| Technology | — | CMOS |
| Programming | — | Altera MAX+PLUS II or compatible programmer |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| Cấp MSL | — | [DATA_NEEDED: MSL rating] |
| Note | — | Datasheet source: Altera MAX 5000 family document, 52 pages |