EPM9320LC84-15 vs EPM9320ALC84-20 तुलना
विस्तृत दोनों ओर की तुलना EPM9320LC84-15 द्वारा Intel और EPM9320ALC84-20 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM9320LC84-15 | EPM9320ALC84-20 |
|---|---|---|
| ब्रांड | Intel | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | NRND |
| Family | MAX 9000 | MAX 9000 |
| Series | EPM9320 | — |
| Device Type | CPLD (Complex Programmable Logic Device) | EPLD (Erasable Programmable Logic Device) |
| Macrocells | 320 | 320 |
| Usable Gates | 6,000 | — |
| Logic Array Blocks (LABs) | 20 | 16 |
| Propagation Delay (tPD) | 15 ns (max) | — |
| अधिकतम क्लॉक फ़्रीक्वेंसी | 117.6 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5.0 V nominal) | — |
| Programmability | 5.0 V in-system programmable (ISP) via JTAG | In-system via IEEE 1149.1 JTAG |
| JTAG Interface | IEEE Std. 1149.1 boundary-scan compliant | — |
| पैकेज | 84-pin PLCC (Plastic Leaded Chip Carrier) | PLCC-84 |
| माउंटिंग प्रकार | Surface Mount | Surface Mount (PLCC socket compatible) |
| ऑपरेटिंग तापमान | -40C to +85C (commercial) [DATA_NEEDED: exact grade] | [DATA_NEEDED: commercial or industrial grade] |
| Technology | CMOS EEPROM-based, third-generation Multiple Array MatriX (MAX) | — |
| Built-in Pull-up Resistors | Yes, on every I/O pin | — |
| Architecture Feature | Pin-locking across design iterations | — |
| RoHS स्थिति | [DATA_NEEDED: confirm from manufacturer] | [DATA_NEEDED: per Altera datasheet] |
| Maximum User I/Os | — | 212 |
| Pin-to-Pin Delay (tPD) | — | 20 ns |
| Process Technology | — | 0.5 µm CMOS EEPROM |
| सप्लाई वोल्टेज | — | 5.0 V |
| Configuration Memory | — | Non-volatile EEPROM |
| Boundary Scan | — | JTAG IEEE 1149.1 |
| Design Software | — | MAX+PLUS II / Quartus II (legacy) |