EPM9320LC84-15 vs EPM9320ALC84-20 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM9320LC84-15 بذریعہ Intel اور EPM9320ALC84-20 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM9320LC84-15 | EPM9320ALC84-20 |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Family | MAX 9000 | MAX 9000 |
| Series | EPM9320 | — |
| Device Type | CPLD (Complex Programmable Logic Device) | EPLD (Erasable Programmable Logic Device) |
| Macrocells | 320 | 320 |
| Usable Gates | 6,000 | — |
| Logic Array Blocks (LABs) | 20 | 16 |
| Propagation Delay (tPD) | 15 ns (max) | — |
| زیادہ سے زیادہ کلاک فریکوئنسی | 117.6 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5.0 V nominal) | — |
| Programmability | 5.0 V in-system programmable (ISP) via JTAG | In-system via IEEE 1149.1 JTAG |
| JTAG Interface | IEEE Std. 1149.1 boundary-scan compliant | — |
| پیکیج | 84-pin PLCC (Plastic Leaded Chip Carrier) | PLCC-84 |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount (PLCC socket compatible) |
| آپریٹنگ درجہ حرارت | -40C to +85C (commercial) [DATA_NEEDED: exact grade] | [DATA_NEEDED: commercial or industrial grade] |
| Technology | CMOS EEPROM-based, third-generation Multiple Array MatriX (MAX) | — |
| Built-in Pull-up Resistors | Yes, on every I/O pin | — |
| Architecture Feature | Pin-locking across design iterations | — |
| RoHS اسٹیٹس | [DATA_NEEDED: confirm from manufacturer] | [DATA_NEEDED: per Altera datasheet] |
| Maximum User I/Os | — | 212 |
| Pin-to-Pin Delay (tPD) | — | 20 ns |
| Process Technology | — | 0.5 µm CMOS EEPROM |
| سپلائی وولٹیج | — | 5.0 V |
| Configuration Memory | — | Non-volatile EEPROM |
| Boundary Scan | — | JTAG IEEE 1149.1 |
| Design Software | — | MAX+PLUS II / Quartus II (legacy) |