EP1810GI-45 vs EP1810JC-35 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810GI-45 بذریعہ Altera اور EP1810JC-35 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP1810GI-45 | EP1810JC-35 |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Device Type | UV Erasable Programmable Logic Device (EPLD) | UV-Erasable Complex PLD (UV PLD / CPLD) |
| Family | Altera Classic EPLD | — |
| Macrocells | 24 | — |
| Flip-Flops | 48 | — |
| Propagation Delay (tpd) | 45 ns | 35 ns (max) |
| Speed Grade | -45 | — |
| Technology | CMOS | — |
| Package Type | Ceramic Pin Grid Array with UV window | CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) |
| پن کی تعداد | 68 | — |
| ماؤنٹنگ ٹائپ | Through-Hole | Surface Mount (J-Lead) |
| Programmable | Yes (UV-erasable, electrically programmable) | — |
| RoHS اسٹیٹس | Non-compliant (ceramic PGA) | Compliant (per Altera listing) |
| Lead-Free | No | — |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range] | — |
| سپلائی وولٹیج | [DATA_NEEDED: VCC range] | — |
| Device Family | — | Classic EPLD (EP1810) |
| Number of Macrocells | — | 48 |
| زیادہ سے زیادہ کلاک فریکوئنسی | — | [DATA_NEEDED: fmax for this speed grade] |
| Process Technology | — | CMOS |
| Supply Voltage (Vcc) | — | 5 V (nominal) |
| Maximum Supply Voltage | — | 5.25 V (per distributor listing) |
| Number of Terminals | — | 68 |
| Terminal Form | — | J-Bend |
| آپریٹنگ درجہ حرارت رینج | — | 0°C to 70°C (Commercial) |
| Temperature Grade | — | Commercial |
| Erasure Method | — | UV (quartz-windowed ceramic package) |
| Lead-Free Status | — | Lead-free (per distributor listing) |
| Logic Architecture | — | Programmable AND/OR array with macrocell outputs |