EP1810GI-45 vs EP1810JC-35 So sánh
So sánh chi tiết song song của EP1810GI-45 bằng Altera và EP1810JC-35 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810GI-45 | EP1810JC-35 |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Device Type | UV Erasable Programmable Logic Device (EPLD) | UV-Erasable Complex PLD (UV PLD / CPLD) |
| Family | Altera Classic EPLD | — |
| Macrocells | 24 | — |
| Flip-Flops | 48 | — |
| Propagation Delay (tpd) | 45 ns | 35 ns (max) |
| Speed Grade | -45 | — |
| Technology | CMOS | — |
| Package Type | Ceramic Pin Grid Array with UV window | CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) |
| Số chân | 68 | — |
| Kiểu lắp đặt | Through-Hole | Surface Mount (J-Lead) |
| Programmable | Yes (UV-erasable, electrically programmable) | — |
| Trạng thái RoHS | Non-compliant (ceramic PGA) | Compliant (per Altera listing) |
| Lead-Free | No | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature range] | — |
| Điện áp cung cấp | [DATA_NEEDED: VCC range] | — |
| Device Family | — | Classic EPLD (EP1810) |
| Number of Macrocells | — | 48 |
| Tần số xung maksimum | — | [DATA_NEEDED: fmax for this speed grade] |
| Process Technology | — | CMOS |
| Supply Voltage (Vcc) | — | 5 V (nominal) |
| Maximum Supply Voltage | — | 5.25 V (per distributor listing) |
| Number of Terminals | — | 68 |
| Terminal Form | — | J-Bend |
| Khoảng nhiệt độ hoạt động | — | 0°C to 70°C (Commercial) |
| Temperature Grade | — | Commercial |
| Erasure Method | — | UV (quartz-windowed ceramic package) |
| Lead-Free Status | — | Lead-free (per distributor listing) |
| Logic Architecture | — | Programmable AND/OR array with macrocell outputs |