EP1810JC-35 vs EP1810JM-45 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP1810JC-35 بذریعہ Intel اور EP1810JM-45 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP1810JC-35 EP1810JM-45
برانڈ Intel Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Device Family Classic EPLD (EP1810) Classic EPLD (EP1810 series)
Device Type UV-Erasable Complex PLD (UV PLD / CPLD) —
Number of Macrocells 48 —
Propagation Delay (tpd) 35 ns (max) 45 ns (max, -45 speed grade)
زیادہ سے زیادہ کلاک فریکوئنسی [DATA_NEEDED: fmax for this speed grade] —
Process Technology CMOS —
Supply Voltage (Vcc) 5 V (nominal) —
Maximum Supply Voltage 5.25 V (per distributor listing) —
Package Type CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) JLCC-68 (ceramic J-leaded chip carrier)
Number of Terminals 68 —
Terminal Form J-Bend —
آپریٹنگ درجہ حرارت رینج 0°C to 70°C (Commercial) —
Temperature Grade Commercial —
Erasure Method UV (quartz-windowed ceramic package) —
RoHS اسٹیٹس Compliant (per Altera listing) [DATA_NEEDED: RoHS status - legacy mil-spec part]
Lead-Free Status Lead-free (per distributor listing) —
ماؤنٹنگ ٹائپ Surface Mount (J-Lead) Surface Mount (J-lead)
Logic Architecture Programmable AND/OR array with macrocell outputs —
Macrocells — 48
Usable Gates — ~900 gates
Supply Voltage (VCC) — 4.5 V to 5.5 V
Technology — CMOS, UV-EPROM configuration
Package Code — JM (windowed ceramic, UV-erasable)
پن کی تعداد — 68
آپریٹنگ درجہ حرارت — -55 C to +125 C (military grade)
I/O Compatibility — CMOS / TTL
Configuration Method — JEDEC fuse map, EPROM programmer
Programming Technology — UV-erasable EPROM (non-volatile, instant-on)
Logic Type — EPLD / PLD (programmable logic device)
MSL لیول — [DATA_NEEDED: MSL level]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں