EP1810JC-35 vs EP1810JM-45 השוואה

השוואה מפורטת זה לצד זה של EP1810JC-35 מאת Intel ו EP1810JM-45 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EP1810JC-35 EP1810JM-45
מותג Intel Altera
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete Obsolete
Device Family Classic EPLD (EP1810) Classic EPLD (EP1810 series)
Device Type UV-Erasable Complex PLD (UV PLD / CPLD) —
Number of Macrocells 48 —
Propagation Delay (tpd) 35 ns (max) 45 ns (max, -45 speed grade)
תדר שעון מקסימלי [DATA_NEEDED: fmax for this speed grade] —
Process Technology CMOS —
Supply Voltage (Vcc) 5 V (nominal) —
Maximum Supply Voltage 5.25 V (per distributor listing) —
Package Type CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) JLCC-68 (ceramic J-leaded chip carrier)
Number of Terminals 68 —
Terminal Form J-Bend —
טווח טמפרטורת פעולה 0°C to 70°C (Commercial) —
Temperature Grade Commercial —
Erasure Method UV (quartz-windowed ceramic package) —
סטטוס RoHS Compliant (per Altera listing) [DATA_NEEDED: RoHS status - legacy mil-spec part]
Lead-Free Status Lead-free (per distributor listing) —
סוג הרכבה Surface Mount (J-Lead) Surface Mount (J-lead)
Logic Architecture Programmable AND/OR array with macrocell outputs —
Macrocells — 48
Usable Gates — ~900 gates
Supply Voltage (VCC) — 4.5 V to 5.5 V
Technology — CMOS, UV-EPROM configuration
Package Code — JM (windowed ceramic, UV-erasable)
מספר פינים — 68
טמפרטורת פעולה — -55 C to +125 C (military grade)
I/O Compatibility — CMOS / TTL
Configuration Method — JEDEC fuse map, EPROM programmer
Programming Technology — UV-erasable EPROM (non-volatile, instant-on)
Logic Type — EPLD / PLD (programmable logic device)
רמת MSL — [DATA_NEEDED: MSL level]

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר