EPM5032DM883B vs EPM5032DC20 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM5032DM883B بذریعہ Altera اور EPM5032DC20 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM5032DM883B EPM5032DC20
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 5000 (Classic EPLD) —
Macrocells 32 32
Logic Elements 32 macrocells (MAX architecture) —
Technology UV-erasable EPROM cell —
Propagation Delay (tPD) [DATA_NEEDED: tPD in ns] 20 ns
Maximum Counter Frequency (fCNT) [DATA_NEEDED: fCNT in MHz] —
Supply Voltage (VCC) 5 V (nominal, TTL-compatible I/O) 5 V (4.75 V to 5.25 V)
آپریٹنگ درجہ حرارت MILITARY (per /883B screen) [DATA_NEEDED: operating temperature range]
MIL-STD-883 Screening Class B (DM/883B) —
Package Type WDIP-28 (ceramic DIP with quartz window) —
پن کی تعداد 28 —
ماؤنٹنگ ٹائپ Through-Hole Through-Hole (DIP)
Terminal Form Through-Hole —
Package Shape RECTANGULAR —
Programming Method Programmer + UV erase —
RoHS اسٹیٹس [DATA_NEEDED: lead-bearing ceramic; likely non-compliant] [DATA_NEEDED: RoHS compliance]
Device Family — MAX 5000
Product Type — UV-erasable PLD (CPLD class)
Usable Gates — 600
Maximum Frequency (Fmax) — 71.4 MHz
Dedicated Inputs — 7
I/O Pins — 16 (bidirectional)
Total Inputs (max) — 24
Output Macrocells — 16
Clock Inputs — 1 (global)
Architecture — PAL-type with Programmable Interconnect Array (PIA)
Process Technology — CMOS
پیکیج — 20-pin Ceramic DIP (DC) with UV window

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں