EPM9560ARC208-10 vs EPM9560R1208-20 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9560ARC208-10 بذریعہ Intel اور EPM9560R1208-20 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9560ARC208-10 EPM9560R1208-20
برانڈ Intel Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Device Family MAX 9000A (Multiple Array MatriX) —
Programmable Logic Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 gates 6,000
Macrocells 560 macrocells 560
Logic Array Blocks 35 LABs 52 (typical for 560 macrocells)
User I/O Pins 153 I/O —
Propagation Delay (tPD) 10 ns (speed grade -10) 20 ns
Internal Frequency 144.9 MHz —
سپلائی وولٹیج 5.0 V —
Logic Family CMOS —
Configuration Technology EEPROM (non-volatile, in-system programmable) —
JTAG Interface IEEE 1149.1 boundary-scan (ISP) —
آپریٹنگ درجہ حرارت 0 C to +70 C (commercial) 0C to +70C (commercial)
پیکیج 208-pin RQFP (PowerQuad Flat Pack) with exposed pad R-1208 (BGA-style fine-pitch)
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
RoHS اسٹیٹس [DATA_NEEDED: RoHS status] [DATA_NEEDED: confirm via current distributor data]
پن کی تعداد 208 pins —
Family — MAX 9000
Device Type — CPLD (Complex Programmable Logic Device)
Maximum User I/O — 212
Maximum Frequency (fMAX) — 125 MHz
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Technology — CMOS EEPROM
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Process Technology — CMOS EEPROM, third-generation MAX architecture
Architecture — Multiple Array MatriX (MAX) with Logic Array Blocks (LABs) and Programmable Interconnect Array (PIA)
Boundary-Scan Test — JTAG IEEE Std. 1149.1
Configuration Memory — On-chip EEPROM (non-volatile)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں