EPM9560ARC208-10 vs EPM9560R1208-20 So sánh

So sánh chi tiết song song của EPM9560ARC208-10 bằng Intel và EPM9560R1208-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560ARC208-10 EPM9560R1208-20
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Device Family MAX 9000A (Multiple Array MatriX) —
Programmable Logic Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 gates 6,000
Macrocells 560 macrocells 560
Logic Array Blocks 35 LABs 52 (typical for 560 macrocells)
User I/O Pins 153 I/O —
Propagation Delay (tPD) 10 ns (speed grade -10) 20 ns
Internal Frequency 144.9 MHz —
Điện áp cung cấp 5.0 V —
Logic Family CMOS —
Configuration Technology EEPROM (non-volatile, in-system programmable) —
JTAG Interface IEEE 1149.1 boundary-scan (ISP) —
Nhiệt độ hoạt động 0 C to +70 C (commercial) 0C to +70C (commercial)
Hộp 208-pin RQFP (PowerQuad Flat Pack) with exposed pad R-1208 (BGA-style fine-pitch)
Kiểu lắp đặt Surface Mount Surface Mount
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: confirm via current distributor data]
Số chân 208 pins —
Family — MAX 9000
Device Type — CPLD (Complex Programmable Logic Device)
Maximum User I/O — 212
Maximum Frequency (fMAX) — 125 MHz
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Technology — CMOS EEPROM
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Process Technology — CMOS EEPROM, third-generation MAX architecture
Architecture — Multiple Array MatriX (MAX) with Logic Array Blocks (LABs) and Programmable Interconnect Array (PIA)
Boundary-Scan Test — JTAG IEEE Std. 1149.1
Configuration Memory — On-chip EEPROM (non-volatile)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá