EP610LI-15 vs EP610IDC-15 So sánh
So sánh chi tiết song song của EP610LI-15 bằng Altera và EP610IDC-15 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP610LI-15 | EP610IDC-15 |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Lần mua cuối | Lần mua cuối |
| Device Family | Classic EPLD EP610 | Altera Classic EPLD |
| Macrocells | 16 | 16 |
| Propagation Delay (tPD) | 15 ns | 15 ns |
| Counter Frequency (fCNT) | 83.3 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | 4.75 V to 5.25 V (5 V nominal) |
| Nhiệt độ hoạt động | 0 C to +70 C (commercial, "I" grade) | 0C to +70C (commercial) |
| Process Technology | CMOS EPROM (UV-erasable) | CMOS, UV-erasable / OTP |
| Hộp | 24-pin ceramic DIP, side-brazed, windowed (DIP-24) | 24-pin CerDIP (ceramic DIP) |
| Số chân | 24 | — |
| Programming Method | UV erase + EPROM programmer | — |
| Logic Blocks | AND/OR array, 16 output macrocells | — |
| I/O Standard | TTL/CMOS compatible | — |
| Kiểu đầu ra | 3-state | — |
| Trạng thái RoHS | Non-compliant (ceramic DIP, SnPb finish typical) | [DATA_NEEDED: RoHS status of CerDIP variant] |
| Manufacturer (current) | Rochester Electronics (authorized Altera legacy distributor) | — |
| Cấp MSL | [DATA_NEEDED: MSL level] | — |
| Usable Gates | — | 300 |
| Maximum Frequency | — | 66 MHz |
| Kiểu lắp đặt | — | Through-hole |
| I/O Pins | — | 24 (per package; macrocell-programmable) |
| Logic-Block Architecture | — | AND/OR macrocell array with programmable flip-flops |
| Program/Erase | — | UV-erasable, OTP-compatible |
| Development Tool | — | MAX+PLUS II |
| Programming Current | — | 11.0 mA typical (per Classic family datasheet) |