EP910PC-35 vs EP910DC-35 So sánh
So sánh chi tiết song song của EP910PC-35 bằng Altera và EP910DC-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910PC-35 | EP910DC-35 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | Classic EPLD | Classic EPLD EP910 |
| Device Type | EPLD (Erasable Programmable Logic Device) | UV-Erasable CMOS PLD (PAL-type) |
| Macrocells | 24 | 24 |
| I/O Pins | 24 | 24 |
| Dedicated Inputs | 12 | 12 |
| Total Inputs | 36 | 36 |
| Product Terms | 240 | 240 |
| Propagation Delay (tPD) | 35 ns | — |
| Maximum Counter Frequency | 37 MHz | — |
| Internal Performance Frequency | 100 MHz | — |
| Technology | CMOS, UV-erasable/OTP | CMOS, UV-erasable EPROM cell |
| Điện áp cung cấp | 5 V | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature range] | 0 °C to +70 °C (commercial) |
| Hộp | 40-pin PDIP (Plastic DIP) | 40-pin CDIP (Ceramic DIP) with quartz window |
| Kiểu lắp đặt | Through-Hole | — |
| Architecture | PAL-type sum-of-products, AND/OR array | PAL-type sum-of-products AND-OR array |
| Programming Method | UV-erase (ceramic) / OTP (plastic), A+PLUS / MAX+PLUS tools | JEDEC fuse map via device programmer; UV erase |
| Compliance / RoHS | [DATA_NEEDED: RoHS status - legacy part] | — |
| Usable Gates | — | 900 gates |
| Propagation Delay (tpd) | — | 35 ns |
| Tần số xung maksimum | — | 37 MHz (typical, internal) |
| Supply Voltage (Vcc) | — | 4.75 V to 5.25 V (5 V nominal) |
| Lead Pitch | — | 2.540 mm |
| Termination Style | — | Through-Hole |
| Trạng thái RoHS | — | Non-compliant (ceramic DIP with Pb-bearing lead finish) |
| Lifecycle | — | Obsolete / last-time-buy from authorized distributors |