EPC1LC20-WCEC52 vs EPC1L20 So sánh

So sánh chi tiết song song của EPC1LC20-WCEC52 bằng Altera và EPC1L20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPC1LC20-WCEC52 EPC1L20
Thương hiệu Altera Altera
Danh mục Memory ICs Memory ICs
Trạng thái vòng đời Obsolete Hoạt động
Kiểu bộ nhớ OTP Configuration PROM (Anti-fuse) OTP Configuration PROM (Flash)
Kích thước bộ nhớ 1 Mbit (1,048,576 bits) 1 Mbit
Tổ chức 212,942 x 1 bit —
Giao diện Serial (Altera FPP/PS configuration protocol) Serial / FPP configuration + JTAG (IEEE 1149.1)
Configuration Clock (DCLK) 8 MHz maximum —
Supply Voltage (VCC) 3.3 V —
I/O Voltage Tolerance 5.0 V (FPGA interface) —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
Programmability One-Time Programmable (OTP) One-Time Programmable (OTP)
Nhiệt độ hoạt động -40C to +85C (industrial) [DATA_NEEDED: operating temperature range]
Hộp 20-pin PLCC (J-lead, through-hole, 9x9 mm) 20-pin PLCC (9x9 mm)
Package Mounting Through-hole (also accepts PLCC socket) —
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED: lead-free status]
Compatible FPGA Families Cyclone, Stratix, APEX, ACEX, MAX series —
Programming Interface JTAG (IEEE Std 1149.1) ISP —
Số chân 20 —
Trạng thái vòng đời Obsolete (recommended replacement: EPCQ family or newer serial config devices) —
Configuration Clock (max) — 8 MHz
Flash Access Time — 90 ns (approx.)
Max Read Bandwidth — 160 Mbps (16-bit DQ bus)
Điện áp cung cấp — 3.3 V (typical)
Kiểu lắp đặt — Through-Hole / Socket
JTAG / ISP Support — Yes (IEEE 1149.1)
Compatible FPGA Series — Stratix, Cyclone, APEX, FLEX, ACEX, LUT-based families

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá