EPM5032DM vs EPM5032DI-20 So sánh
So sánh chi tiết song song của EPM5032DM bằng Intel và EPM5032DI-20 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5032DM | EPM5032DI-20 |
|---|---|---|
| Thương hiệu | Intel | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Device Family | MAX 5000 | — |
| Macrocells | 32 | 32 |
| Propagation Delay (tPD) | 25 ns | — |
| Usable Gates | 600 to 1000 (typical) | — |
| Logic Inputs | 32 | — |
| Process Technology | CMOS EEPROM | — |
| Hộp | CDIP-28 (ceramic windowed DIP, 28-pin) | Ceramic DIP-20 (windowed, UV-erasable) |
| Supply Voltage (VCC) | 5 V (typical) | — |
| Standby Current | [DATA_NEEDED: ICC standby current] | — |
| Nhiệt độ hoạt động | -55C to +125C (military/extended, ceramic package) | Industrial (per 'I' suffix) |
| Programming Technology | UV-erasable (windowed) EEPROM | — |
| Logic Function | Combinational and registered (synchronous) | — |
| Output Polarity | Programmable | — |
| Program Retention | Non-volatile (EEPROM) | — |
| Kiểu lắp đặt | Through-hole (DIP) | — |
| Trạng thái RoHS | Non-compliant (ceramic DIP with UV window) | [DATA_NEEDED: RoHS compliance status for ceramic DIP variant] |
| Lead-Free | No (ceramic DIP contains lead) | [DATA_NEEDED: lead-free status] |
| Family | — | MAX 5000 (Altera legacy EPLD) |
| Architecture | — | CMOS PAL-type EPLD with PIA |
| Dedicated Inputs | — | 7 |
| Bidirectional I/O Pins | — | 16 |
| Product Terms | — | 320 (maximum) |
| Flip-Flops | — | 16 (one per macrocell) |
| Tần số xung maksimum | — | 62.5 MHz |
| Pin-to-Pin Delay | — | 20 ns (speed grade -20) |
| Programming | — | UV-erasable CMOS, JEDEC fuse file |
| Development Tool | — | Altera MAX+PLUS II (legacy) |