EPM5128JC vs EPM5064JC So sánh

So sánh chi tiết song song của EPM5128JC bằng Altera và EPM5064JC bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5128JC EPM5064JC
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Product Family MAX 5000 —
Device Type EPLD / CPLD EPLD (Erasable PLD)
Macrocell Count 128 —
Propagation Delay (tPD) 35 ns —
Logic Elements Programmable AND/OR/XOR array —
Supply Voltage (VCC) 5 V (typical) 5 V (typical, 4.75 V - 5.25 V range)
Số lượng chân 68 —
Package Type PLCC-68 (JLCC) ceramic, J-leaded —
Dedicated Inputs 8 —
User I/O Pins [DATA_NEEDED: user I/O pin count] —
Configuration Memory UV-erasable EPROM (windowed package) EPROM (UV-erasable window or OTP)
Programming Interface Altera MAX+PLUS II / A+PLUS / legacy programmer —
Nhiệt độ hoạt động Commercial 0C to +70C [DATA_NEEDED: operating temperature grade]
Kiểu lắp đặt Surface Mount (PLCC socket or solder) Surface Mount (socketed)
Boundary Scan JTAG IEEE 1149.1 (family feature) —
Process Technology CMOS EPROM —
Trạng thái RoHS [DATA_NEEDED: RoHS status - legacy part] [DATA_NEEDED: RoHS compliance]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED: lead-free status]
Family — MAX 5000
Macrocells — 64
Usable Gates — 1,250 (approx.)
Logic Array Inputs — 36
Logic Array Outputs — 64
Hộp — 68-pin PLCC (JEDEC)
I/O Logic Level — TTL / CMOS compatible
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: specific tPD grade value]
Maximum Frequency (fMAX) — [DATA_NEEDED: fCNT grade value]
Cấp MSL — [DATA_NEEDED: MSL rating]
Programming Tool — Altera MAX+PLUS II / Quartus II (legacy device support)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá