EP610JI-30 vs EP610LC-35 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EP610JI-30 নির্দিষ্ট Altera ও EP610LC-35 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EP610JI-30 EP610LC-35
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস NRND Obsolete
Family Altera Classic EPLD (EP610) Altera Classic EPLD
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 16 16
Propagation Delay (tpd) 30 ns (max) 37 ns
Pipelined Data Rate Up to 100 MHz —
Product Terms 160 —
Dedicated Inputs 4 —
I/O Pins 16 —
External Clocks 2 —
সাপ্লাই ভোল্টেজ 5 V (single supply) —
Process Technology CMOS —
প্যাকেজ CQCC28 (windowed ceramic JLCC, J-bend) 28-pin PLCC (J-lead)
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
অপারেটিং তাপমাত্রা -40C to +85C (industrial, per EP610 family suffix convention) Commercial (0C to +70C) [DATA_NEEDED: exact grade letter]
মাউন্টিং টাইপ Surface Mount (JLCC) Surface Mount
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] [DATA_NEEDED: rohs_status]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED: lead_free]
Device Series — EP610
Usable Gates — 300
Supply Voltage (Vcc) — 5 V
Technology — CMOS EEPROM (one-time-programmable plastic)
Speed Grade — -35 (slowest EP610)
Programmable Pins — 24 input / 16 output (shared macrocells)
MSL লেভেল — [DATA_NEEDED: msl_level]
Programming Tool — MAX+PLUS II development system

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট