EP610JI-30 vs EP610LC-35 तुलना
विस्तृत दोनों ओर की तुलना EP610JI-30 द्वारा Altera और EP610LC-35 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610JI-30 | EP610LC-35 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | Obsolete |
| Family | Altera Classic EPLD (EP610) | Altera Classic EPLD |
| Device Type | UV Erasable Programmable Logic Device (EPLD) | — |
| Macrocells | 16 | 16 |
| Propagation Delay (tpd) | 30 ns (max) | 37 ns |
| Pipelined Data Rate | Up to 100 MHz | — |
| Product Terms | 160 | — |
| Dedicated Inputs | 4 | — |
| I/O Pins | 16 | — |
| External Clocks | 2 | — |
| सप्लाई वोल्टेज | 5 V (single supply) | — |
| Process Technology | CMOS | — |
| पैकेज | CQCC28 (windowed ceramic JLCC, J-bend) | 28-pin PLCC (J-lead) |
| Package Code | JLCC-28 / CQCC28 | — |
| Erasure Method | Ultraviolet (UV) via top window | — |
| Programming | Altera Logic Programmer compatible | — |
| ऑपरेटिंग तापमान | -40C to +85C (industrial, per EP610 family suffix convention) | Commercial (0C to +70C) [DATA_NEEDED: exact grade letter] |
| माउंटिंग प्रकार | Surface Mount (JLCC) | Surface Mount |
| RoHS स्थिति | [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] | [DATA_NEEDED: rohs_status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | [DATA_NEEDED: lead_free] |
| Device Series | — | EP610 |
| Usable Gates | — | 300 |
| Supply Voltage (Vcc) | — | 5 V |
| Technology | — | CMOS EEPROM (one-time-programmable plastic) |
| Speed Grade | — | -35 (slowest EP610) |
| Programmable Pins | — | 24 input / 16 output (shared macrocells) |
| MSL स्तर | — | [DATA_NEEDED: msl_level] |
| Programming Tool | — | MAX+PLUS II development system |