EP1810JC-35 vs EP1810GM883 مقایسه

مقایسه دقیق کنار به کنار EP1810JC-35 توسط Intel و EP1810GM883 توسط Altera. مشخصات کلیدی، پارامترهای الکتریکی، بسته‌بندی، وضعیت چرخه عمر، قیمت‌گذاری و موجودی را مقایسه کنید تا بهترین قطعه را برای نیازهای طراحی خود تعیین کنید.

مقایسه مشخصات

پارامتر EP1810JC-35 EP1810GM883
برند Intel Altera
دسته‌بندی FPGA & CPLD FPGA & CPLD
وضعیت چرخه عمر Obsolete Obsolete
Device Family Classic EPLD (EP1810) —
Device Type UV-Erasable Complex PLD (UV PLD / CPLD) UV-Erasable Programmable Logic Device (EPLD)
Number of Macrocells 48 —
Propagation Delay (tpd) 35 ns (max) 45 ns (max)
حداکثر فرکانس کلاک [DATA_NEEDED: fmax for this speed grade] —
Process Technology CMOS CMOS, UV-erasable
Supply Voltage (Vcc) 5 V (nominal) 4.5 V to 5.5 V (nominal 5 V)
Maximum Supply Voltage 5.25 V (per distributor listing) —
Package Type CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) —
Number of Terminals 68 —
Terminal Form J-Bend —
محدوده دمای کاری 0°C to 70°C (Commercial) —
Temperature Grade Commercial —
Erasure Method UV (quartz-windowed ceramic package) —
وضعیت RoHS Compliant (per Altera listing) [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data]
Lead-Free Status Lead-free (per distributor listing) —
نوع نصب Surface Mount (J-Lead) Through-Hole (PGA socket)
Logic Architecture Programmable AND/OR array with macrocell outputs —
Family — Classic EPLD (EP1810 series)
Macrocells — 48
Dedicated Inputs — 12
User I/O Pins — 48
Total Terminals — 68
Global Clocks — 4
Maximum Toggle Frequency (fmax) — [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade]
بسته‌بندی — 68-Pin Ceramic Pin Grid Array (PGA)
دمای کاری — -55C to +125C (MIL-STD-883 Class B)
Screening — MIL-STD-883 Class B (suffix '883' denotes MIL processing)
Lead-Free — [DATA_NEEDED: military 883B screened parts commonly use SnPb finish]

دیتاشیت‌ها و منابع

مرور همه محصولات ایجاد BOM درخواست استعلام قیمت