EP1810JM-45 vs EP1810GM883 तुलना

विस्तृत दोनों ओर की तुलना EP1810JM-45 द्वारा Altera और EP1810GM883 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP1810JM-45 EP1810GM883
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete Obsolete
Device Family Classic EPLD (EP1810 series) —
Macrocells 48 48
Usable Gates ~900 gates —
Propagation Delay (tpd) 45 ns (max, -45 speed grade) 45 ns (max)
Supply Voltage (VCC) 4.5 V to 5.5 V —
Technology CMOS, UV-EPROM configuration —
Package Type JLCC-68 (ceramic J-leaded chip carrier) —
Package Code JM (windowed ceramic, UV-erasable) —
पिन काउंट 68 —
ऑपरेटिंग तापमान -55 C to +125 C (military grade) -55C to +125C (MIL-STD-883 Class B)
I/O Compatibility CMOS / TTL —
Configuration Method JEDEC fuse map, EPROM programmer —
Programming Technology UV-erasable EPROM (non-volatile, instant-on) —
माउंटिंग प्रकार Surface Mount (J-lead) Through-Hole (PGA socket)
Logic Type EPLD / PLD (programmable logic device) —
RoHS स्थिति [DATA_NEEDED: RoHS status - legacy mil-spec part] [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data]
MSL स्तर [DATA_NEEDED: MSL level] —
Family — Classic EPLD (EP1810 series)
Device Type — UV-Erasable Programmable Logic Device (EPLD)
Dedicated Inputs — 12
User I/O Pins — 48
Total Terminals — 68
Global Clocks — 4
Supply Voltage (Vcc) — 4.5 V to 5.5 V (nominal 5 V)
Maximum Toggle Frequency (fmax) — [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade]
Process Technology — CMOS, UV-erasable
पैकेज — 68-Pin Ceramic Pin Grid Array (PGA)
Screening — MIL-STD-883 Class B (suffix '883' denotes MIL processing)
Lead-Free — [DATA_NEEDED: military 883B screened parts commonly use SnPb finish]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध