EP1810JM-45 vs EP1810GM883 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP1810JM-45 بذریعہ Altera اور EP1810GM883 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP1810JM-45 EP1810GM883
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Device Family Classic EPLD (EP1810 series) —
Macrocells 48 48
Usable Gates ~900 gates —
Propagation Delay (tpd) 45 ns (max, -45 speed grade) 45 ns (max)
Supply Voltage (VCC) 4.5 V to 5.5 V —
Technology CMOS, UV-EPROM configuration —
Package Type JLCC-68 (ceramic J-leaded chip carrier) —
Package Code JM (windowed ceramic, UV-erasable) —
پن کی تعداد 68 —
آپریٹنگ درجہ حرارت -55 C to +125 C (military grade) -55C to +125C (MIL-STD-883 Class B)
I/O Compatibility CMOS / TTL —
Configuration Method JEDEC fuse map, EPROM programmer —
Programming Technology UV-erasable EPROM (non-volatile, instant-on) —
ماؤنٹنگ ٹائپ Surface Mount (J-lead) Through-Hole (PGA socket)
Logic Type EPLD / PLD (programmable logic device) —
RoHS اسٹیٹس [DATA_NEEDED: RoHS status - legacy mil-spec part] [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data]
MSL لیول [DATA_NEEDED: MSL level] —
Family — Classic EPLD (EP1810 series)
Device Type — UV-Erasable Programmable Logic Device (EPLD)
Dedicated Inputs — 12
User I/O Pins — 48
Total Terminals — 68
Global Clocks — 4
Supply Voltage (Vcc) — 4.5 V to 5.5 V (nominal 5 V)
Maximum Toggle Frequency (fmax) — [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade]
Process Technology — CMOS, UV-erasable
پیکیج — 68-Pin Ceramic Pin Grid Array (PGA)
Screening — MIL-STD-883 Class B (suffix '883' denotes MIL processing)
Lead-Free — [DATA_NEEDED: military 883B screened parts commonly use SnPb finish]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں