EP2SGX130GF40C4NGB vs EP2SGX130GF40C4NES So sánh

So sánh chi tiết song song của EP2SGX130GF40C4NGB bằng Intel và EP2SGX130GF40C4NES bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP2SGX130GF40C4NGB EP2SGX130GF40C4NES
Thương hiệu Intel Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Lần mua cuối
Series Stratix II GX —
Family Enhanced Configuration (EPC) Devices Stratix II GX
Logic Elements 132,540 132,540
Logic Array Blocks (LABs) 6,627 —
User I/O Pins 734 734
Hộp 1508-ball FBGA (GF40) —
Terminal Pitch 1.00 mm —
Speed Grade C4 C4 (speed grade -4)
Temperature Grade Commercial (0C to 85C) —
Transceivers Up to 20 multi-gigabit transceivers —
Max Transceiver Data Rate 6.375 Gbps —
PLLs 8 —
On-chip Memory TriMatrix memory (block RAM + distributed RAM) —
DSP Blocks Yes (embedded multipliers) Yes (variable, see datasheet)
Configuration Enhanced / EPC mode —
Trạng thái RoHS [DATA_NEEDED: RoHS status] —
Logic Blocks / ALMs — Approximately 53,000 ALMs
Process Technology — 90 nm CMOS
Core Voltage — 1.2 V
Maximum Transceiver Data Rate — 6.375 Gbps
Transceiver Channels — Up to 20 (4 to 20, device-dependent)
Total Package Pins — 1508 (FC-FBGA ball grid)
Package Code — GF40 (FC-FBGA, 40x40 mm, 1.0 mm pitch)
Internal Operating Frequency — Up to 717 MHz
Embedded Memory — Approximately 4.5 Mbits (TriMatrix)
PLL Blocks — 8
Kiểu lắp đặt — Surface Mount (flip-chip BGA)
Lead-Free / RoHS — Yes (LEAD FREE per datasheet family code)
Cấp MSL — Per JEDEC J-STD-020, typically MSL-4 or higher [DATA_NEEDED: exact MSL level]
Nhiệt độ hoạt động — Commercial Extended (per N suffix)
JEDEC Standard Reference — MS-034AAU-1

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá