EPM5192LC-1 vs EPM5192LC-35 So sánh

So sánh chi tiết song song của EPM5192LC-1 bằng Altera và EPM5192LC-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5192LC-1 EPM5192LC-35
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 5000 MAX 5000 CPLD
Device Type EPLD / CPLD —
Macrocells 192 —
Logic Gates 3750 (typical usable) —
Dedicated Inputs 7 —
User I/O 64 —
Số lượng chân 84 —
Package Type LDCC (Leaded Ceramic Chip Carrier), plastic windowless JLCC (J-Lead Ceramic Chip Carrier)
Propagation Delay 25 ns —
Tần số xung maksimum 50 MHz —
Điện áp cung cấp 5 V nominal (4.75 V to 5.25 V) —
Technology CMOS, UV-erasable / OTP EPROM cell —
Nhiệt độ hoạt động 0C to +70C (commercial) Commercial (0C to +70C) per LC suffix
Programmable Memory EPROM (one-time or UV-erasable) —
Speed Grade -1 -35
Trạng thái RoHS Non-compliant (ceramic LDCC with Pb-bearing terminations) Non-compliant (ceramic hermetic package)
Series — MAX 5000
Logic Elements / Macrocells — 192 macrocells
Pin-to-Pin Delay (tPD) — 35 ns
Programmable Type — UV-Erasable / OTP (EPROM-based)
Kiểu lắp đặt — Surface Mount
Logic Voltage — 5 V TTL-compatible I/O
Programming Method — Altera legacy programmer (EPROM-based)
Architecture — LAB-based with Programmable Interconnect Array (PIA)
I/O Standard — TTL
Trạng thái vòng đời — Obsolete - last-time-buy stock only
Datasheet Document — Altera MAX 5000 family datasheet (per alldatasheet.com)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá