EP3SL200H780C3N vs EP3SE260H780C3N موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP3SL200H780C3N بذریعہ Intel اور EP3SE260H780C3N بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Intel
EP3SE260H780C3N - Stratix III E FPGA, 255K LE, 780-BGA | Intel / Altera
EP3SE260H780C3N ✓ فعالخصوصیات کا موازنہ
| پیرامیٹر | EP3SL200H780C3N | EP3SE260H780C3N |
|---|---|---|
| برانڈ | Intel | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | NRND | فعال |
| Family | Stratix III L (low-power) | — |
| Process Node | 40 nm | — |
| Logic Elements | 200,000 | — |
| Embedded Memory Bits | 10,901,504 bits | — |
| Logic Array Blocks (LABs) | 8,000 | — |
| User I/Os | 488 | 488 |
| پیکیج | 780-Ball FCBGA (HBGA), 29 x 29 mm | 780-BBGA, FCBGA (H780) |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount |
| Maximum Internal Clock Frequency | 800 MHz | — |
| Transceivers | 24 channels, up to 3.75 Gbps | [DATA_NEEDED: number of embedded transceivers and max data rate] |
| DSP Blocks | 384 | [DATA_NEEDED: number of DSP blocks and precision] |
| Speed Grade | C3 (commercial, -3 speed) | — |
| آپریٹنگ درجہ حرارت | 0C to +85C (commercial) | 0 °C to +85 °C (C grade, commercial) |
| Voltage - Core | 0.9 V / 1.0 V (core, VCC) | — |
| Voltage - I/O | 1.2 V to 3.3 V (VCCIO banks) | — |
| MSL لیول | 3 | — |
| Lead-Free / RoHS | Yes | — |
| Mounting Pitch | 1.0 mm ball pitch | — |
| PLLs | 12 (Stratix III PLL array) | — |
| Configuration | JTAG IEEE Std 1149.1, passive/active serial | — |
| Series | — | Stratix® III E |
| Logic Elements (LE) | — | 255,000 |
| Embedded Memory (bits) | — | 16,672,768 |
| Number of LABs/CLBs | — | 10,200 |
| Number of Pins / Balls | — | 780 |
| Process Technology | — | 40 nm CMOS |
| Maximum Core Frequency | — | [DATA_NEEDED: maximum core frequency MHz] |
| Supply Voltage (VCCINT) | — | [DATA_NEEDED: VCCINT nominal V] |
| RoHS اسٹیٹس | — | Compliant (lead-free 'N' suffix) |
| نمی حساسیت کی سطح (MSL) | — | [DATA_NEEDED: MSL level per JEDEC J-STD-020] |
| Configuration Method | — | SRAM-based, configured via JTAG / passive / active serial / fast passive parallel |
| Design Toolchain | — | Altera Quartus II (legacy); Intel Quartus Prime |