EPC8QC100 vs EPC2TC32V موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPC8QC100 بذریعہ Altera اور EPC2TC32V بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPC8QC100 EPC2TC32V
برانڈ Altera Altera
زمرہ Memory ICs Memory ICs
لائف سائیکل کی حالت Obsolete NRND
میموری ٹائپ Configuration PROM (Flash-based) In-System Programmable Configuration PROM
میموری سائز 8 Mbit 1.6 Mbit
Flash Access Time 90 ns (~10 MHz) —
Configuration Bus Width 16-bit (DQ[]) —
Configuration Bandwidth Up to 160 Mbps —
Decompression Support Yes (Altera proprietary) —
Supported Configuration Modes FPP, PS, AS (FPGA-dependent) —
ISP Interface JTAG (IEEE 1149.1) —
سپلائی وولٹیج 3.3 V —
آپریٹنگ درجہ حرارت 0C to +70C (Commercial) 0 C to +70 C (commercial)
پیکیج 100-Pin PQFP (20 x 14 mm) 32-pin TQFP (7 mm x 7 mm)
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
Compatible FPGA Families Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K APEX 20K, APEX II, FLEX 10K/10KE, ACEX 1K, Cyclone (original), Stratix (original)
RoHS اسٹیٹس [DATA_NEEDED: RoHS compliance] Compliant
Lead Free [DATA_NEEDED: lead-free status] —
تنظیم — x8 (configurable serial/parallel output)
Supply Voltage (VCC) — 3.0 V to 3.6 V (3.3 V nominal)
I/O Voltage Tolerance — 5 V tolerant
انٹرفیس — Passive Serial (PS), Passive Parallel Async (PPA), Passive Parallel Sync (PPS), JTAG ISP
Programming Method — In-system via JTAG (IEEE 1149.1)
Cascadable — Yes (multiple EPC2s daisy-chain for larger bitstreams)
MSL لیول — [DATA_NEEDED: MSL level]
Configuration Hand-shake Pins — nCONFIG, nSTATUS, CONF_DONE, DCLK
Lead-Free — Yes

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں