SN65LVDS105PWRG4 vs SN65LVDS105PWR तुलना
विस्तृत दोनों ओर की तुलना SN65LVDS105PWRG4 द्वारा Texas Instruments और SN65LVDS105PWR द्वारा Texas Instruments. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Texas Instruments
SN65LVDS105PWRG4 - 1:4 LVDS Clock Fanout Buffer 400Mbps | TI
SN65LVDS105PWRG4 ✗ जीवन की समाप्तिTexas Instruments
SN65LVDS105PWR - 1:4 LVDS Clock Fanout Buffer 400Mbps | TI
SN65LVDS105PWR ✓ सक्रियविशेषता तुलना
| पैरामीटर | SN65LVDS105PWRG4 | SN65LVDS105PWR |
|---|---|---|
| ब्रांड | Texas Instruments | Texas Instruments |
| श्रेणी | Clock & Timing | Clock & Timing |
| लाइफसाइकिल स्थिति | उत्पादन बंद | सक्रिय |
| फ़ंक्शन | 1 LVTTL to 4 LVDS clock fanout buffer / repeater | 1 LVTTL input to 4 LVDS output repeater / fanout buffer |
| Configuration | 1 x 1:4 Channel | — |
| Input Type | LVTTL | LVTTL (single-ended) |
| आउटपुट प्रकार | LVDS (4 differential pairs) | LVDS (differential), 4 pairs |
| Max Data Rate | 400 Mbps | — |
| Supply Voltage Range | 3 V to 3.6 V | — |
| Typical Propagation Delay | 2.2 ns | — |
| Typical LVDS Output Voltage | 285 mV into 100 ohm load | — |
| Signaling Standard | ANSI EIA/TIA-644 (LVDS) | — |
| Bus-Terminal ESD Rating | Exceeds 12 kV | — |
| पैकेज | TSSOP-16 (PW), 5 mm x 6.4 mm | 16-TSSOP (PW) |
| माउंटिंग प्रकार | Surface Mount | Surface Mount |
| Packaging | Tape & Reel (PWR suffix) | — |
| श्रेणी | Interface - Signal Buffers, Repeaters, Splitters | Signal Buffers, Repeaters, Splitters - Clock Buffer |
| RoHS स्थिति | [DATA_NEEDED: RoHS status] | — |
| ऑपरेटिंग तापमान | [DATA_NEEDED: operating temperature range] | [DATA_NEEDED: operating temperature range] |
| लाइफसाइकिल स्थिति | Discontinued at Digi-Key | — |
| डेटा दर | — | 400 Mbps |
| Max Clock Frequency | — | 400 MHz |
| सप्लाई वोल्टेज | — | 3 V to 3.6 V (typical 3.3 V) |
| Output Voltage (typical) | — | 350 mV into 100 ohm load |
| Standard Compliance | — | ANSI EIA/TIA-644 LVDS |
| चैनल | — | 1 x 1:4 |
| Technology | — | LVDS differential signaling |
| क्वाइसेंट करंट | — | [DATA_NEEDED: quiescent current] |
| Input Rise/Fall Time Note | — | TTL/CMOS rise/fall < 500 ps may require low-Dk laminate per TI layout guidance |