SN65LVDS105PWRG4 vs SN65LVDS105PWR Karşılaştırma
Ayrıntılı yan yana karşılaştırma SN65LVDS105PWRG4 tarafından Texas Instruments ve SN65LVDS105PWR tarafından Texas InstrumentsAnahtar özellikleri, elektriksel parametreleri, ambalajı, yaşam döngüsü durumu, fiyatlandırma ve mevcudiyeti karşılaştırarak tasarım gereksinimleriniz için en iyi bileşeni belirleyin.
Texas Instruments
SN65LVDS105PWRG4 - 1:4 LVDS Clock Fanout Buffer 400Mbps | TI
SN65LVDS105PWRG4 ✗ Son Kullanım ZamanıÖzellik Karşılaştırması
| Parametre | SN65LVDS105PWRG4 | SN65LVDS105PWR |
|---|---|---|
| Marka | Texas Instruments | Texas Instruments |
| Kategori | Clock & Timing | Clock & Timing |
| Yaşam Döngüsü Durumu | Hayat Dönemi Sonu | Aktif |
| Fonksiyon | 1 LVTTL to 4 LVDS clock fanout buffer / repeater | 1 LVTTL input to 4 LVDS output repeater / fanout buffer |
| Configuration | 1 x 1:4 Channel | — |
| Input Type | LVTTL | LVTTL (single-ended) |
| Çıkış Türü | LVDS (4 differential pairs) | LVDS (differential), 4 pairs |
| Max Data Rate | 400 Mbps | — |
| Supply Voltage Range | 3 V to 3.6 V | — |
| Typical Propagation Delay | 2.2 ns | — |
| Typical LVDS Output Voltage | 285 mV into 100 ohm load | — |
| Signaling Standard | ANSI EIA/TIA-644 (LVDS) | — |
| Bus-Terminal ESD Rating | Exceeds 12 kV | — |
| Paket | TSSOP-16 (PW), 5 mm x 6.4 mm | 16-TSSOP (PW) |
| Montaj Türü | Surface Mount | Surface Mount |
| Packaging | Tape & Reel (PWR suffix) | — |
| Kategori | Interface - Signal Buffers, Repeaters, Splitters | Signal Buffers, Repeaters, Splitters - Clock Buffer |
| RoHS Durumu | [DATA_NEEDED: RoHS status] | — |
| İşletim Sıcaklığı | [DATA_NEEDED: operating temperature range] | [DATA_NEEDED: operating temperature range] |
| Yaşam Döngüsü Durumu | Discontinued at Digi-Key | — |
| Veri Hızı | — | 400 Mbps |
| Max Clock Frequency | — | 400 MHz |
| Besleme Gerilimi | — | 3 V to 3.6 V (typical 3.3 V) |
| Output Voltage (typical) | — | 350 mV into 100 ohm load |
| Standard Compliance | — | ANSI EIA/TIA-644 LVDS |
| Kanallar | — | 1 x 1:4 |
| Technology | — | LVDS differential signaling |
| Durağan Akım | — | [DATA_NEEDED: quiescent current] |
| Input Rise/Fall Time Note | — | TTL/CMOS rise/fall < 500 ps may require low-Dk laminate per TI layout guidance |